Conditionnement avancé des puces : comment les fabricants peuvent jouer pour gagner

Les tranches de semi-conducteurs sont la base des circuits intégrés si cruciaux pour la plupart des technologies d'aujourd'hui. L'emballage des plaquettes, qu'il soit en métal, en plastique, en céramique ou en verre, les relie à leur environnement et les protège de la contamination chimique et des dommages causés par la lumière, la chaleur et les impacts. Comparé au processus initial de conception et de fabrication des wafers, le processus aval de conditionnement a été sous-évalué pour deux raisons : premièrement, il est toujours possible de conditionner des wafers à l'aide d'équipements d'ancienne génération. Deuxièmement, le conditionnement est principalement effectué par des sociétés d'assemblage et de test de semi-conducteurs (OSAT) externalisées qui se font concurrence en grande partie sur la base de faibles coûts de main-d'œuvre, plutôt que sur d'autres sources de différenciation.

Ce modèle peut changer avec l'introduction d'un emballage avancé, qui utilise une technologie sophistiquée et agrège des composants de différentes tranches, créant un seul appareil électronique avec des performances supérieures. Introduits vers 2000, les emballages avancés gagnent maintenant un élan significatif en tant que prochaine percée dans la technologie des semi-conducteurs.

Les emballages avancés aident à répondre à la demande de semi-conducteurs qui exécutent des applications émergentes qui se généralisent désormais, par exemple, la 5G, les véhicules autonomes et d'autres technologies de l'Internet des objets, ainsi que la réalité virtuelle et augmentée. Ces applications nécessitent des puces hautes performances et basse consommation capables de traiter rapidement d'énormes quantités de données. Malgré la loi de Moore, qui postulait en 1965 que le nombre de transistors sur une puce doublerait tous les deux ans, l'avancement des nœuds atteint maintenant ses limites. En conséquence, les progrès techniques sur le front-end de la fabrication de puces ralentissent et la taille maximale économiquement viable d'une puce, et donc ses performances, deviennent plus limitées. De nouvelles approches dans la technologie back-end qui combinent plusieurs puces offrent une solution prometteuse. Les techniques de conditionnement avancées qui ont vu le jour au cours des deux dernières décennies, notamment les conditionnements 2,5-D, 3-D, fan-out et system-on-a-chip (SoC), promettent de combler le vide en complétant les technologies de liaison par fil et de puce retournée du demi-siècle précédent.

Parce que les emballages avancés offrent une opportunité de plus grande valeur que les emballages traditionnels, les principaux acteurs et les suiveurs rapides (organisations qui imitent les innovations des concurrents) développent et commercialisent diverses formes de technologie pour gagner des clients premium. Dans cet article, nous décrivons l'évolution du marché et suggérons comment les fabricants peuvent tirer parti des opportunités qui se présentent.

Trois technologies majeures d'emballage de pointe sont devenues disponibles sur le marché depuis 2000, complétant les deux technologies qui prévalaient au cours du demi-siècle précédent (Figure 1).

Développée dans les années 1950 et toujours utilisée aujourd'hui, la technologie de liaison filaire est une technique d'interconnexion qui fixe la carte de circuit imprimé (PCB) à la matrice - le carré de silicium qui contient le circuit intégré - à l'aide de billes de soudure et de fils métalliques fins. Il nécessite moins d'espace que les puces emballées et peut connecter des points relativement éloignés, mais il peut échouer à des températures élevées, une humidité élevée et des cycles de température, et chaque liaison doit être formée séquentiellement, ce qui ajoute de la complexité et peut ralentir la fabrication. Le marché du câblage filaire devrait être évalué à environ 16 milliards de dollars d'ici 2031, avec un TCAC de 2,9 %.

La première évolution majeure de la technologie d'emballage est survenue au milieu des années 1990 avec les puces retournées, qui utilisent une puce face vers le bas, dont toute la surface est utilisée pour l'interconnexion via des "bosses" de soudure qui lient le PCB à la puce. Cela se traduit par un facteur de forme ou une taille matérielle plus petit et un taux de propagation du signal plus élevé, c'est-à-dire un mouvement plus rapide des signaux de l'émetteur au récepteur. Le boîtier flip-chip est la technologie la plus courante et la moins coûteuse actuellement utilisée, principalement pour les unités centrales de traitement, les smartphones et les solutions de système en boîtier radiofréquence. Les puces retournées permettent un assemblage plus petit et peuvent supporter des températures plus élevées, mais elles doivent être montées sur des surfaces très planes et ne sont pas faciles à remplacer. Le marché actuel des puces retournées est d'environ 27 milliards de dollars, avec un TCAC prévu de 6,3 %, ce qui devrait le porter à 45 milliards de dollars d'ici 20302.

Alors que l'emballage traditionnel "découpe" la plaquette de silicium en puces individuelles d'abord, puis fixe les puces au PCB et construit les connexions électriques, l'emballage au niveau de la plaquette effectue les connexions électriques et le moulage au niveau de la plaquette, puis découpe les puces à l'aide d'un laser. La plus grande différence entre le conditionnement à l'échelle de la puce au niveau de la tranche (WLCSP) et les puces retournées en termes de configuration de puce est que les WLCSP n'ont pas de substrat entre la puce et le PCB. Au lieu de cela, les couches de redistribution (RDL) remplacent le substrat, conduisant à un boîtier plus petit et à une conduction thermique améliorée.

L'emballage au niveau de la tranche est divisé en deux types : fan-in et fan-out. Dans les emballages au niveau de la plaquette, utilisés principalement pour les téléphones mobiles bas de gamme qui nécessitent une technologie rudimentaire, les RDL sont acheminés vers le centre de la puce. Dans la version de sortance, qui a été introduite en 2007, le RDL et les billes de soudure dépassent la taille de la matrice, de sorte que la puce peut avoir plus d'entrées et de sorties tout en conservant un profil mince. Core, qui est principalement utilisé pour les applications automobiles et de réseau qui ne nécessitent pas de technologie haut de gamme, telles que les radiofréquences et les puces d'infodivertissement, représente moins de 20 % du marché des emballages de diffusion de près de 1,5 milliard de dollars. La haute et l'ultra haute densité sont principalement utilisées pour les applications mobiles et devraient s'étendre à certaines applications de réseau et de calcul haute performance. Le plus grand fabricant mondial de WLCSP est la Taiwan Semiconductor Manufacturing Company (TSMC).

La dernière décennie a vu le développement du WLCSP empilé, qui permet plusieurs circuits intégrés dans le même boîtier et est utilisé à la fois pour la liaison hétérogène, qui intègre des puces logiques et mémoire, et l'empilement de puces mémoire. Dans l'empilement 2,5-D, deux puces ou plus sont posées côte à côte avec un interposeur reliant une puce à une autre. Il existe plusieurs catégories d'empilement 2,5 D, en fonction du type d'interposeur utilisé :

Dans l'empilement 3D, plusieurs puces sont placées face cachée les unes sur les autres, avec ou sans interposeur. Il existe deux principaux types d'empilement 3D. Le type le plus courant est le TSV avec des micro-bosses (µ-bumps). La nouvelle alternative, la liaison hybride sans bosse, forme des interconnexions à l'aide d'une liaison diélectrique et d'un métal intégré ; il est juste exploré par les joueurs de mémoire.

Le marché de l'emballage avancé est porté par les applications finales de ses différentes technologies (Figure 2). Depuis le milieu des années 2010, les emballages au niveau des plaquettes ont dominé, avec environ 60 % de part de marché. L'emballage en éventail est moins cher que l'empilage et est conçu pour une résistance élevée à la chaleur et un petit facteur de forme. Ces attributs le rendent approprié pour les applications mobiles, qui sont susceptibles de générer la majeure partie de sa demande.

Apple utilise un emballage avancé de diffusion pour ses processeurs d'application, ses puces graphiques et ses puces de modem 5G et 6G. C'est le plus grand utilisateur de la technologie, consommant la majeure partie du volume produit par TSMC. D'autres grands acteurs sans usine, c'est-à-dire des entreprises qui conçoivent et vendent du matériel et des puces mais sous-traitent leur fabrication, utilisent également la technologie de diffusion dans les puces produites en série.

La majeure partie de la croissance des applications HPC et réseau proviendra probablement des puces IA, de l'informatique de pointe et des puces réseau des appareils grand public, qui nécessitent le petit facteur de forme et le coût abordable que les emballages de distribution peuvent offrir.

Le moteur le plus probable de la croissance de l'empilement 2,5-D pourrait être les applications HPC, qui sont très demandées par les centres de données. Bien que moins de 20 % de la capacité des centres de données utilisaient l'empilement 2,5-D en 2022, ce taux pourrait atteindre 50 % au cours des cinq prochaines années. Pour les applications mobiles, le conditionnement 2,5-D est considéré comme trop coûteux, mais cela pourrait changer avec l'arrivée de la prochaine génération, qui comportera des ponts en silicium, des RDL et des interposeurs en verre moins coûteux.

Pour l'emballage 3D, la mémoire, l'application dominante pour l'empilement 3D, et l'utilisation du SoC devraient croître à un TCAC d'environ 30 %. De plus en plus, la mémoire empilée 3D est intégrée aux puces logiques pour les produits hautes performances qui nécessitent une bande passante élevée, notamment la mémoire à bande passante élevée (HBM) et le traitement en mémoire avec HBM (PIM-HBM). La demande substantielle de mémoire empilée 3D proviendra probablement des serveurs de centres de données, qui nécessitent une capacité et une vitesse élevées, ainsi que des accélérateurs graphiques et des périphériques réseau, qui nécessitent la bande passante maximale possible pour la mémoire et le traitement.

Les systèmes HPC, en particulier les processeurs, stimuleront la demande de puces SoC 3D. Les principaux acteurs ont commencé à adopter la liaison hybride en 2022, et les suiveurs rapides pourraient bientôt rejoindre le marché. Il est peu probable que les OSAT, les fonderies de niveau inférieur et les fabricants de dispositifs intégrés (IDM) entrent sur le marché, compte tenu de la barrière technologique.

La croissance du marché dépend fortement des clients finaux, tels que les équipementiers automobiles et les fabricants d'appareils électroménagers. De plus en plus de clients finaux recherchent des fournisseurs d'emballages avancés en raison du besoin croissant d'une informatique rapide et fiable pour des applications telles que les véhicules autonomes. Pour les fabricants de semi-conducteurs, en particulier les IDM logiques et les fonderies, le conditionnement avancé pourrait être un argument de vente clé.

De plus en plus de clients finaux recherchent des fournisseurs d'emballages avancés en raison du besoin croissant d'une informatique rapide et fiable pour des applications telles que les véhicules autonomes.

Pour acquérir et conserver des clients sans usine de grande valeur, les fabricants doivent être à l'aise pour co-développer des solutions d'emballage avancées. Alors que les acteurs sans usine s'approprient pleinement le processus de planification des puces avant le début de la production à grande échelle, les fabricants ont la possibilité d'ajouter de la valeur. Le développement conjoint se produit souvent au cours de la phase de conception de l'architecture de la puce et des navettes initiales pour la validation de la conception (pièce 3). Le besoin d'une telle coopération devrait augmenter en raison de la demande de puces plus performantes et de la complexité accrue des conceptions de puces créées par le conditionnement.

En 2016, TSMC a lancé des systèmes innovants intégrés au niveau de la tranche de diffusion (InFO), principalement pour les applications sans fil, en étroite collaboration avec son principal client. Plus récemment, des dérivés de cela, tels que InFO AiP (antenne dans le boîtier) et InFO PoP (paquet sur boîtier), ont été publiés pour s'étendre à d'autres applications de mise en réseau et HPC.

Les suiveurs rapides peuvent avoir du mal à rattraper les leaders du marché, car d'énormes investissements technologiques seraient nécessaires pour garantir aux clients le volume nécessaire pour prendre en charge les produits. De plus, bien que les suiveurs rapides puissent disposer d'une technologie d'emballage de niveau R&D pour la diffusion et le 2,5-D, ils ont peu ou pas d'expérience de production, ce qui est essentiel pour un rendement de production élevé. Pour surmonter cela, les acteurs de l'emballage devraient acquérir des clients phares dès les premières étapes de développement. Positionner leurs entreprises comme disposées à aider à fabriquer des produits pour des emballages avancés dès la phase de conception serait la clé pour acquérir des clients.

L'emballage avancé nécessite des changements dans l'architecture des logiciels et du matériel de l'utilisateur final, de sorte que la conception de l'emballage doit être prise en compte lors de la phase d'architecture initiale, lorsque le soutien des fournisseurs principaux peut réduire le fardeau de l'adoption d'un emballage avancé. Une fois qu'un client a sélectionné un fournisseur d'emballages avancés, il s'engagera probablement également auprès de ce fournisseur pour de futurs projets.

Pour acquérir des capacités de conception, les entreprises peuvent s'associer ou investir dans une maison de conception. Les sociétés de conception jouent un rôle essentiel dans l'ensemble du processus de fabrication des puces, du développement de la propriété intellectuelle (PI) à la conception et à la production. De plus, la possession d'un pool IP peut aider les clients à répondre rapidement à leurs besoins de conception et leur permettre d'éviter les conceptions et les ressources redondantes. Les maisons de conception devraient être en mesure d'offrir des services front-end et back-end. Les services frontaux incluent la conception au niveau du transfert de registre et la description de haut niveau des fonctions requises ; la conception back-end comprend les tests logiques et le placement et l'itinéraire.

Une autre proposition de valeur potentiellement importante pour le fabricant de puces est la sécurisation des capacités de conception et la fourniture de solutions clés en main, de la conception à la fabrication de plaquettes, au conditionnement et aux tests. Ce type d'offre offre aux clients un guichet unique.

En termes de fabrication, les deux principales capacités technologiques que les fabricants doivent maîtriser pour les emballages 2,5-D et 3-D sont, respectivement, les interposeurs et le collage hybride. Pour le 2,5-D, les fabricants doivent être en mesure de gérer les solutions d'interposition émergentes en utilisant de nouveaux matériaux et de nouvelles méthodologies de fabrication, notamment le silicium, le RDL et le verre. Pour la 3D, la technologie la plus récente, la liaison hybride, nécessite une planarisation mécano-chimique pour polir diverses substances avec une planéité égale et empêcher le bombage, ainsi qu'une précision d'interconnexion élevée grâce à des capacités disque-plaquette dans l'équipement et le savoir-faire.

Les principaux acteurs de l'emballage avancé incluent les IDM logiques et de mémoire, les fonderies avec des capacités de nœud avancées ou matures et les OSAT. La figure 4 montre les capacités actuellement gérées par les premiers entrants et les suiveurs rapides.

Les précurseurs sont entrés sur le marché et sont en production de masse en fonction de leurs capacités d'emballage logique. Ils développent activement des cas d'utilisation avec des clients existants et appliquent des technologies d'emballage avancées de pointe. Bien que ces acteurs majeurs soient avancés dans la R&D et la fabrication, ils peuvent rechercher des partenariats avec des suiveurs pour stabiliser le volume alors qu'ils font face à une demande en croissance rapide.

Les précurseurs sont en production de masse en fonction de leurs capacités de conditionnement logique. Bien que ces acteurs soient avancés en R&D et en fabrication, ils peuvent rechercher des partenariats avec des suiveurs pour stabiliser le volume alors qu'ils font face à une demande en croissance rapide.

De nombreux suiveurs rapides s'efforcent de prendre une part du marché des emballages avancés mais n'ont pas maîtrisé les capacités de conception ou de fabrication ou construit une base de clients suffisante, en particulier pour les solutions haut de gamme.

Les fonderies qui ont une capacité de nœud mature mais qui manquent d'emballages avancés pourraient bénéficier considérablement de la recherche de synergies au sein de leurs portefeuilles de produits actuels. Alors que les puces logiques avancées avec des nœuds de moins de dix nanomètres ont le plus grand besoin d'emballages avancés, il est essentiel pour les suiveurs rapides de trouver des opportunités pour conquérir le marché des nœuds matures. Certains des domaines dans lesquels le conditionnement avancé peut être adapté pour améliorer les performances des puces héritées de nœuds matures sont les puces d'émetteur-récepteur radiofréquence pour les applications réseau, les systèmes avancés d'assistance à la conduite (ADAS) et les puces d'infodivertissement pour les applications automobiles.

Une autre option consiste à s'associer à des fournisseurs de logique pour développer des solutions de conception et de fabrication pour des applications spécifiques qui utilisent à la fois des nœuds matures et de pointe. La faisabilité de cette tactique dépendra en grande partie de la demande de l'application finale et des besoins des fournisseurs de logique.

Les capacités des OSAT sur le marché des emballages avancés haut de gamme sont limitées. Plutôt que d'essayer de concurrencer directement les solutions haut de gamme, ils peuvent proposer des solutions relativement bas de gamme ou chercher à collaborer dans certains domaines de la chaîne de valeur avec des acteurs capables d'emballages avancés haut de gamme. Les principaux OSAT investissent activement pour élargir la gamme d'emballages avancés qu'ils proposent. Certains peuvent déjà gérer l'empaquetage de niveau cœur et HD, mais l'empilement 2,5-D et 3-D reste principalement en R&D.

Une autre option pour les OSAT consiste à s'associer à des joueurs capables d'empiler 2,5-D et 3-D. Alors que ces partenaires travaillent sur des processus de base, y compris via du silicium, la lithographie RDL et la liaison hybride, les OSAT pourraient offrir des solutions pour les processus de milieu à principal, y compris l'amincissement et le cognement des tranches.

Bien que les fonderies et les IDM développent des capacités d'emballage avancées, elles n'utiliseront probablement des emballages avancés que pour attirer des clients haut de gamme qui ont besoin d'une technologie de pointe et, par conséquent, ne perturberont pas l'ensemble de l'activité OSAT. Ils ne devraient pas se développer dans les emballages avancés de base et de diffusion, étant donné les différences significatives de marge d'exploitation par rapport à la fabrication frontale, bien qu'ils puissent faire le saut vers des emballages avancés 2,5-D ou 3-D plus rentables.

La capacité logique est essentielle pour le conditionnement avancé, mais la technologie d'empilement 3D peut encore présenter des opportunités pour les IDM de mémoire, car les principaux acteurs l'utilisent pour améliorer les performances des puces de mémoire qui incluent des puces logiques de base. Les acteurs IDM peuvent également se différencier en utilisant la technologie pour personnaliser la mémoire des puces à conditionnement avancé des principaux clients.

Un autre scénario pour les IDM de mémoire consiste à développer des capacités logiques, en particulier dans la conception ou la fabrication, pour permettre des synergies avec des emballages avancés. Cela nécessiterait toutefois des investissements substantiels et un saut risqué dans la chaîne de valeur.

L'avènement du conditionnement avancé a modifié le paysage concurrentiel des fabricants de puces. L'emballage n'est plus un processus de base, et les majors ont commencé par faire de l'emballage avancé une partie stratégique de leurs offres. D'autres fabricants risquent d'être banalisés s'ils ne trouvent pas le moyen d'intégrer des emballages avancés dans leurs stratégies et leurs offres. Le marché de l'emballage avancé offre de nombreuses opportunités perturbatrices, ainsi que des défis qui iront probablement au-delà du statu quo.

Ondrej Burkakyest un associé principal du bureau de McKinsey à Munich, etTae Young Kimest consultant au bureau de Séoul, oùIngénieur Yeomest partenaire associé.

Les auteurs tiennent à remercier Hawon Baeg, Harald H. Bauer, Steve Park, Rutger Vrijen et Bill Wiseman pour leurs contributions à cet article.